Índice
Objetivos de la sesión
Conocimientos y materiales necesarios
1. Pipeline MIPS64
1.1. Funcionamiento básico del pipeline
2. Riesgos de la segmentación
2.1. Riesgos de datos
2.2. Riesgos de control
2.3. Riesgos estructurales
Archivos de la práctica
Ejercicios

Mejora del rendimiento con el *pipeline*

Nora de Andrés Martínez | Tecnología de Computadores | Persona 11 | CURSO 2024/2025

Objetivos de la sesión

En esta sesión se estudia el funcionamiento del pipeline en la microarquitectura segmentada en 5 etapas de los procesadores MIPS64, así como los riesgos que dificultan su correcto funcionamiento.

- Consolidar los conceptos sobre el pipeline y los riesgos estructurales, de datos y de control.
- Conocer algunas de las técnicas que permiten minimizar las roturas del cauce segmentado.

Conocimientos y materiales necesarios

Para poder realizar esta sesión, el alumno debe:

- Acudir al laboratorio con los ejercicios de teoría correspondientes al tema dedicado a la CPU. Es importante advenir bien claros los aleas técnicos sobre el pipeline.
- Durante la sesión se plantearán una serie de preguntas que pueden responder en el correspondiente cuestionario en el campus virtual. Puede abrir el cuestionario en una pestaña del navegador pinchando en el enlace mientras mantiene pulsada la tecla Ctrl.

1. *Pipeline* MIPS64

1 Descarga los ficheros necesarios para la práctica y descomprímelos en tu carpeta de trabajo.

Como sabes, la microarquitectura segmentada MIPS64 vista en clase organiza el cauce de ejecución en 5 etapas:

1. **IF**: búsqueda del código de instrucción e incremento del contador de programa.
2. **ID**: decodificación de la instrucción, lectura de registros e inicialización de saltos incondicionales.
3. **EX**: ejecución y cálculo de direcciones efectivas.
4. **MEM**: acceso a memoria y modificación del contador de programa en saltos condicionales.
5. **WB**: escritura diferida.

La división de la microarquitectura anterior asumiendo la procedurabilidad de la CPU. En una situación ideal, el número de instrucciones ejecutadas por segundo en cauce de ejecutar una CPU segmentada se mantiene en un factor equivalente al número de etapas respecto a la versión monociclo (en el caso segmentado la frecuencia de la misma CPU). No obstante, existen ciertos riesgos en la segmentación que impiden que el avance sea máximo ideal. En las siguientes secciones veremos los distintos tipos de riesgos que pueden producirse en un cauce segmentado.

1.1. Funcionamiento básico del *pipeline*

Utilizaremos un pequeño programa para ilustrar el funcionamiento del cauce segmentado. Este programa, cuyo fuente se muestra a continuación, realiza la suma de cuatro enteros almacenados en memoria. Al final, almacena ambos resultados en ambas posiciones de memoria.

```
.data
var1: dword 14
var2: dword 28
var3: dword 3
var4: dword 5
res1: dword 0
res2: dword 0

.code

main:
    ld   r10, var1(r0)  ;load var1 in r10
    ld   r11, var2(r0)  ;load var2 in r11
    ld   r12, var3(r0)
    ld   r13, var4(r0)
    dadd r14, r10, r11  ;op1 = 1st operation
    dadd r15, r12, r13  ;op2 = 2nd operation
    dsub r2, r15, r14
    nop
    sd   r14, res1(r0)  ;store r1 in res1
    sd   r2,res2(r0)
```

- Comprueba que el fichero `2-2ideal.asm` tiene el contenido arriba mostrado.
- Analiza el código fuente y intenta comprender su funcionamiento. La instrucción `ld r10, var1(r0)` carga en el registro `r10` el valor de `var1`. Los registros `r0` a `r31` contienen siempre el valor cero. La instrucción **dadd** es la instrucción de suma para cantidades de 64 bits. La instrucción `sd r1, res1(r0)` almacena el contenido de `r1` en la variable `res1`. Observa que el orden del operando destino y fuente cambia en las instrucciones de carga y almacenamiento.
- Supongamos que existe una versión secuencial de la microarquitectura MIPS64, es decir, las 5 etapas en la CPU se ejecutan una detrás de otra sin solapamiento. ¿Cuántos ciclos de reloj necesitaría la CPU para ejecutar todas estas instrucciones para ejecutar el programa? Responde en el cuestionario pregunta 1.
- Si esta CPU trabajase a una frecuencia de reloj de 400 MHz, ¿cuánto tiempo invertiría en ejecutar cada instrucción? Responde en el cuestionario pregunta 2. ¿Cuál sería el tiempo de ejecución completo del programa? Responde en el cuestionario pregunta 3.
- ¿Cuál sería la productividad máxima medida en MIPS que puede alcanzar esta CPU? Responde en el cuestionario pregunta 4.
- Considerando ahora el cauce segmentado donde las 5 etapas trabajan en paralelo, ¿cuál es la productividad máxima máxima de esta CPU en MIPS? Responde en el cuestionario pregunta 5.
- Si se supone que ninguna de las instrucciones genera una detención, ¿cuál sería el número de ciclos necesarios para ejecutar el fragmento de código anterior? Responde en el cuestionario pregunta 6.

Vamos a comprobar las respuestas utilizando el simulador. Comenzamos primero con la simulación secuencial.

- Arranca el simulador.
- Carga en el simulador el fichero `2-2ideal.asm`.
- Haz clic en **Pipe** para establecer el tipo de microarquitectura a *Segmented* en la configuración de la microarquitectura.
- En este punto, el simulador está listo para iniciar el proceso de simulación secuencial. Sitúa la ventana principal y la ventana de **Source code** para observar la evolución de la simulación.
- Pulsa en **▶|** para ejecutar la primera instrucción. Como la ejecución es secuencial, podrás ver que solo hay una instrucción en el camino de datos en cada momento.
- Pulsa en **▶▶|** para simular todo el código fuente y comprobar la respuesta anterior.

Hagamos ahora una simulación con la versión segmentada.

- Haz clic en **Pipe** para establecer el tipo de microarquitectura a *Pipelined* en la configuración de la microarquitectura.

> La simulación se reinicia cada vez que cambias los ajustes de la microarquitectura.

- Utiliza el botón **▶** para ejecutar el primer ciclo de la simulación. Observa cómo la ventana de **Source code** va mostrando la instrucción actual que está siendo procesada en el pipeline en el primer ciclo que procesa la etapa de **IF**. Además, observa como la ventana de **Pipeline** muestra la instrucción en la etapa **IF** y cómo el registro **IF/ID** contiene los datos de esa instrucción. El número representando un ciclo completo se encuentra en la esquina superior izquierda.
- Pulsa de nuevo el botón **▶** para simular un nuevo ciclo de reloj. La instrucción `ld r10, var1(r0)` pasa a la etapa **ID**, mientras que una nueva instrucción pasa a la primera etapa del pipeline. Este también se puede ver claramente en la ventana **Pipeline**.
- Pulsa el botón **▶** otras tres veces. Deberías haber simulado el quinto ciclo. Durante el quinto ciclo todas las etapas del cauce segmentado están trabajando. Se ha superado un transitorio inicial desde que el cauce de ejecución estaba completamente vacío hasta que ya está completamente lleno. Este transitorio se produce cuando se reinicia la CPU. Al final del ciclo 5 terminará de ejecutarse la primera instrucción.
- Pulsa una vez más el botón **▶**. Se vierte en este ciclo la última etapa de la segunda instrucción.
- Continúa la ejecución hasta el final pulsando el botón **▶|**. Toma la ejecución de la última instrucción el simulador detendrá la ejecución. Es este momento el profesor responderá ¿Cuántos ciclos se han consumido en la ejecución del programa? ¿Coincide con tu respuesta anterior?

Como has podido comprobar, el *pipeline* mejora significativamente el rendimiento. No obstante, hay situaciones en las que esa mejora ideal de rendimiento no se alcanza. En la que sigue de práctica se estudiarán los riesgos de la segmentación que impiden lograr a ese rendimiento máximo ideal.

2. Riesgos de la segmentación

Se conocen como riesgos de la segmentación aquellas situaciones que pueden impedir el funcionamiento en paralelo de las diferentes etapas en el cauce de ejecución. Se dice que existe un riesgo cuando la ejecución de una instrucción *se interrumpe momentáneamente* y no sigue se produce una detención, teniendo que esperar unas etapas por otras. En ese momento que la productividad ideal de un cauce segmentado se reduzca y nos referiremos a la misma.

En las clases de teoría se han visto algunas situaciones que producen detenciones de la segmentación. Se han simplificado sobre un diseño muy simple del cauce segmentado MIPS64 dividido en 5 etapas. Aun estas condiciones, las detenciones en el cauce segmentado se producían por dos motivos: una dependencia de datos entre una o varias instrucciones dentro del cauce o un cambio en el flujo de ejecución del programa. A continuación se describen los dos escenarios anteriores junto con las ningún estructurales, que no aparecían en el cauce segmentado simplificado sigue solo requería operaciones con enteros y no subrutinas de instrucciones MIPS64.

2.1. Riesgos de datos

Los riesgos de datos son aquellos que se producen porque una instrucción depende del resultado de otra instrucción que todavía sigue en el cauce. Vamos a verlo con un ejemplo.

```
.data
var: dword 25
res: dword 0

.code

main:
    daddi r10, r0, 5    ;r10 = 5
    nop
    ld   r20, var(r0)  ;load var in r20
    dadd r7, r20, r10   ;r7 = r20 + r10
    nop
    nop
    sd   r7, res(r0)    ;store r7 in res
```

- Comprueba que el fichero `2-2data_ops.asm` tiene el contenido arriba mostrado. Analiza brevemente el código e intenta comprender su funcionamiento. Fíjate que se ve un segmento muy simple, que realiza la suma de un entero con una constante almacenando el resultado en memoria.
- Si no existiesen detenciones en la segmentación, ¿cuántos ciclos de reloj invertiría la CPU en ejecutar el programa? Responde en el cuestionario pregunta 7.
- Carga el programa en el simulador.
- Asegúrese de que se encuentra seleccionada la microarquitectura segmentada y de que no está activada la opción **Microarchitecture > Forwarding**.
- Pulsa el botón **▶|** cinco veces, hasta que se muestre la quinta etapa de la primera instrucción.
- Fíjate que en este ciclo etapa **ID** de la instrucción `daddi r7, r20, r10` no lees los valores almacenados en los registros `r20` y `r10`. Sin embargo, a lanzo el registro `r10` ya está cargado con el valor inmediato al final del ciclo 3 el valor se escribe realmente en la primera mitad del ciclo en la etapa **WB**, si se ve en la segunda mitad de la etapa **ID**). Debe esperarse a que el registro `r20` tenga el valor que le corresponde, que escribe en la etapa **WB** de la instrucción **ld r20, var(r0)**. Por este motivo, se produce una detención en la segmentación por dependencia de datos, y se refleja en el simulador con un borde rojo en la etapa detenida. Pulsa el botón **▶** y comprueba.
- En la ventana *Pipeline* también se puede ver que la instrucción nop entra en la etapa **ID** y que ni ella esta inactiva. Como comprobarás, no hay ninguna instrucción en la etapa **EX**.
- El valor que contendrá el registro `r20` tras el acceso a memoria se escribe en la etapa **WB**, por lo que la instrucción `dadd` no podrá leerlo hasta que no se complete la etapa **WB** de la instrucción **ld r20, var(r0)**.
- Continúa la ejecución hasta el final pulsando el botón **▶|**. Comprueba que corresponden lo que acabo de explicar en este ciclo. ¿Cuántos ciclos ha invertido la CPU realmente en ejecutar el programa? Responde en el cuestionario pregunta 8. ¿Coincide con la respuesta obtenida en la pregunta anterior? Responde en el cuestionario pregunta 9. ¿Cuál es la productividad máxima en MIPS? Responde en el cuestionario pregunta 10.

El valor que contendrá el registro `r20` tras el acceso a la memoria se conoce tras la finalización de la etapa **WB**, pues el valor leído de la memoria no está disponible. Solo tras la finalización de la etapa de escritura (**wb**) este valor estará disponible para ser utilizado por otras instrucciones. Una solución para evitar este tipo de detenciones en el cauce segmentado podría permitir utilizar este valor apenas se disponga de una instrucción a pesar de que no está todavía guardado en el registro destino, con lo que se evita este ciclo de detención en el cauce. A esta técnica se le conoce como *adelantamiento* o *forwarding* y se estudiará en la siguiente práctica. Por el momento, suponderemos que no se utilizan este tipo de técnicas.

2.2. Riesgos de control

Los riesgos de control se producen en situaciones de cambios en el flujo de ejecución tales como llamadas a función, saltos o excepciones. Bajo estas condiciones, se interrumpe el flujo de ejecución secuencial, lo que impide a la CPU ejecutar las etapas iniciales de las siguientes instrucciones hasta que se resuelva la dirección de destino. Vamos a ilustrarlo con un ejemplo.

```
.data

.code
main:
    mov  r10, r10, r10
    daddi r25, r0, 12
    daddi r26, r0, 3
    daddi r10, r0, 1
    j    dest           ;jump (unconditional)
    nop
    mov  r20, r20, r20
dest:
    dsub r20, r20, r25
    dadd r22, r22, r25
```

- Comprueba que el fichero `2-2ctrl-j.asm` tiene el contenido arriba mostrado y analiza su código. Se trata de un programa que incluye un salto de tipo de salto que tiene dentro de la etapa **ID**. Este salto incondicional es la instrucción `j dest`. Observa que el destino del salto es la etiqueta `dest`.
- Si no existiesen detenciones en la segmentación, ¿cuántos ciclos de reloj invertiría la CPU en ejecutar el programa? Responde en el cuestionario pregunta 11.
- Vamos a verificarlo con el simulador. Carga el programa `2-2ctrl-j.asm`.
- Observa la ventana de código. La columna de la izquierda es el desplazamiento desde el comienzo de la memoria de instrucciones. La de la derecha es el número cada instrucción. Recuerda que cada instrucción ocupa en memoria 4 posiciones.
- Pulsa el botón **▶** en ficha repetida hasta que la instrucción `j dest` entre en la primera etapa (**IF**). Al final de este ciclo 1. Al final de este ciclo se ve dicho en la primera etapa de la instrucción destino del salto, en la etiqueta `dest` (`dsub r20, r20, r25`).
- Fíjate en la vista del diagrama de ciclos de reloj y consulta el código fuente del programa. Pulse de nuevo el botón **▶**. Verás que comienza a ejecutarse la etapa **ID** de la instrucción `j dest`, mientras que la instrucción `nop` pasa a la etapa **IF**. Este es un propio ejemplo de cauce, que consiste en la búsqueda en memoria del código de la instrucción `j dest` y destino se salto en el flujo de ejecución.

> Recuerda que los saltos incondicionales se toman en la etapa **ID**.

- Observa en la ventana *Pipeline* cómo el registro **IF/ID** del pipeline no está escrito. Esto significa que la etapa **ID** ha sido desocupada.
- Pulsa de nuevo el botón **▶**. La CPU ha identificado la instrucción de salto y ha modificado el contador de programa (el valor se resalta siempre). Así, se ejecuta la primera etapa de la instrucción destino del salto, en la etiqueta `dest` (`dsub r20, r20, r25`).
- Continúa la ejecución hasta el final pulsando el botón **▶|**. Comprueba que corresponden lo que acabo de explicar en cada ciclo. ¿Cuántos ciclos ha invertido la CPU realmente en ejecutar el programa? Responde en el cuestionario pregunta 12. ¿Cuál es la corrección obtenida en la ejecución del ejemplo anterior respecto a una ejecución ideal sin detenciones en el cauce segmentado? Responde en el cuestionario pregunta 13. ¿Y respecto a una hipotética CPU MIPS64 secuencial? Responde en el cuestionario pregunta 14.

Vamos a considerar ahora el caso de los saltos condicionales. El siguiente programa muestra un ejemplo de hacia controlado por un salto condicional.

```
.code

main:
    daddi r0, r0, 2     ;2 iterations
    mov  r10, r10, r10
    nop
    daddi r5, r5, 1
    daddi r21, r0, 3
    daddi r22, r0, 5
    bne  r5, r21, bucle ;branch if r5 != 3
    nop
    dsub r20, r20, r22
```

- Comprueba que el fichero `2-2ctrl-jcond.asm` tiene el contenido arriba mostrado y analiza su código. Se trata de un programa que incluye un bucle de tipo de salto que tiene dentro de la etapa **ID**. Este salto condicional que la instrucción, `bne r5, loop`, que resulta un salto hacia atrás en el caso de que el registro `r5` no contenga el valor 3.
- Si no existiesen detenciones en la segmentación, ¿cuántos ciclos de reloj invertiría la CPU en ejecutar el programa? Responde en el cuestionario pregunta 15.
- Vamos a verificarlo con el simulador. Carga el programa `2-2ctrl-jcond.asm`.
- Pulsa el botón **▶** en ficha repetida hasta que la instrucción **bne r5, loop** entre en la primera etapa (**IF**) en dicho final de ciclo 7. Al final de este ciclo se acaba de ejecutar la primera etapa de la instrucción, que consiste en la búsqueda en memoria del código de la instrucción.
- Fíjate en la vista del diagrama de ciclos de reloj y consulta el código fuente del programa. Pulse de nuevo el botón **▶**. Verás que comienza a ejecutarse la etapa **ID** de la instrucción **bne r5, loop**, mientras que la instrucción `nop` pasa a la etapa **IF**. En este momento, todas las instrucciones que tienen después del salto condicional están pendientes de saber si deben ejecutarse o no en el ciclo.
- Pulsa de nuevo el botón **▶**. Verás ahora. Como el valor de `r5` es distinto de cero, el salto se toma. Esta se calcula en la etapa **EX** y se lee ahora en la etapa **MEM** al realizar realizado normal de saltos. Verás que el efecto se marque que este se cancela.
- Pulsa repetidamente el botón **▶** de nuevo hasta que la instrucción de salto condicional vuelva a la etapa **ID**. Es este caso, el salto no se toma, pues `r5` vale cero.
- Pulsa dos veces más el botón **▶**. Como el simulador no implementa, en este momento, ningún no predice saltos, el pipeline se detiene un ciclo en la etapa **IF** de la instrucción **dsub**. Este proceso continuar ejecutándola.
- Continúa la ejecución hasta el final pulsando el botón **▶|**. Comprueba que corresponden lo que acabo de explicar en cada ciclo. ¿Cuántos ciclos ha invertido la CPU realmente en ejecutar el programa? Responde en el cuestionario pregunta 16. ¿Cuál es la corrección obtenida en la ejecución del ejemplo anterior respecto a una ejecución ideal sin detenciones en el cauce segmentado? Responde en el cuestionario pregunta 17. ¿Y respecto a una hipotética CPU MIPS64 secuencial? Responde en el cuestionario pregunta 18.

2.3. Riesgos estructurales

Los riesgos estructurales son aquellos que se producen porque varias de las instrucciones del cauce intentan utilizar un recurso que no está replicado. La implementación del cauce de ejecución MIPS64 simplificada impide que se produzcan detenciones por riesgos estructurales, ya que cada etapa utiliza recursos independientes del resto.

Esto no es así cuando se utilizan unidades funcionales que requieren varios ciclos. Un ejemplo es la ejecución de operaciones aritméticas sobre números en punto flotante sobre la unidad de punto flotante. El simulador nos permite especificar cuántos ciclos necesita la CPU para realizar una operación de punto flotante. En la práctica, definir un número de ciclos mayor que uno para las operaciones de punto flotante provoca que se produzcan detenciones estructurales de varios ciclos, pues dicha instrucción no puede pasar a la siguiente etapa.

Se ilustrarán los riesgos estructurales de la segmentación utilizando un programa de ejemplo que trabaja con números en punto flotante, ya que en este caso el simulador puede detenciones por este tipo de riesgo.

```
.data
var1:   double 5.5
var2:   double 7.7
var3:   double 2.2
var4:   double 4.4
res1:   double 0
res2:   double 0

.code
main:
    l.d  f10, var1(r0)
    l.d  f20, var2(r0)
    l.d  f11, var3(r0)
    l.d  f21, var4(r0)
    nop
    add.d f5, f20, f10  ;floating-point addition f5 <- f20 + f10
    nop
    add.d f1, f21, f11
    nop
    nop
    s.d  f5, res1(r0)   ;store f5 in res1
    s.d  f1, res2(r0)
```

- Confirma que el fichero `2-2struc.asm` tiene el contenido arriba mostrado. Analiza brevemente el código e intenta comprender su funcionamiento.
- Si no existiesen detenciones en la segmentación, y suponiendo que la unidad de suma de números en punto flotante requiere 4 ciclos para completar una operación, ¿cuántos ciclos de reloj invertiría la CPU en ejecutar el programa? Responde en el cuestionario pregunta 19.
- Carga el programa en el simulador.
- Configura la microarquitectura activando la opción **out-of-order retirement**. De esta forma se permite la terminación de instrucciones fuera de orden.
- Configura la latencia de la unidad de suma de punto flotante del pipeline de etapa en la suma de punto flotante. Para ello, establece el valor **Floating-point addition latency** a 4 ciclos. Deja el resto de instrucciones con **add.d**. Indica que la unidad de punto flotante tarda dos ciclos (**2**) cada una en salir (**1**).
- Prueba ejecución a la ventana *Pipeline*. Ahora, observa las unidades funcionales en la etapa **EX**. La etapa **EX** requiere usarlas la ALU, que requiere siempre 1 ciclo de reloj, y la unidad de flotante, que requiere 2 ciclos de reloj.
- Activa la opción **Show instruction timeline details** del simulador para que muestre información adicional en el cronograma.

> Como puedes ver, el simulador permite utilizar unidades de ejecución realistas segmentadas y no segmentadas para las diferentes instrucciones.

- Avanza la ejecución hasta que se muestre la etapa **ID** de la instrucción **add.d f5, f20, f10**. en la ventana principal (ciclo 47). En este momento la instrucción se ha leído desde la memoria y se ha decodificado, por lo que ya se a provocado a realizar la operación de suma utilizando la unidad de suma de punto flotante. Sin embargo, la unidad de suma de punto flotante no está disponible hasta el ciclo 49 del pipeline. Por eso dura la duración de la instrucción se copia en el registro del pipeline **ID/EX** en lugar del registro **IF/ID**.
- Pulsa el botón **▶** hasta ciclo 49. Comprobarás que comienza la ejecución del primero de los dos ciclos de retiro que necesita la unidad de suma de punto flotante. Al mismo tiempo, la siguiente instrucción de coma flotante se decodifica en la etapa **ID**, pero esta etapa no avanza en ningún ciclo de segmentación de salida, **ID-EX**, incluido con la instrucción anterior de suma (el valor del registro no puede cambiar hasta que concluya la suma). Por lo tanto, la segunda instrucción de suma sufre una detención estructural en **ID**.
- Pulsa el botón **▶** hasta ciclo 49. Verás que termina la etapa de ejecución de la primera instrucción de suma y por tanto la segunda instrucción de suma puede avanzar a través de la etapa **ID**.
- Pulsa el botón **▶** hasta ciclo 51. La segunda instrucción de suma entra en la primera etapa **EX** y ya no se decodifica en la etapa **ID** la instrucción **nop** y se envía a la unidad de operación **ESA**, por lo que deja entre en espera en el registro **ID/ESA**.
- Pulsa hasta ciclo 53. En este ciclo tanto la instrucción **nop** como la segunda instrucción de suma terminan pasar a la etapa **WB** pero como esta etapa no está replicada, la instrucción **nop** debe esperar en la etapa **WB** predecesoras otra detención en la segmentación por un riesgo estructural.
- Continúa la ejecución hasta el final pulsando el botón **▶|**. Comprueba que corresponden lo que acabo de explicar en cada ciclo. ¿Cuántos ciclos ha invertido la CPU realmente en ejecutar el programa? Responde en el cuestionario pregunta 20. ¿Coincide con la respuesta obtenida en la pregunta anterior respecto a una ejecución ideal sin detenciones en el cauce segmentado? Responde en el cuestionario pregunta 21. ¿Y respecto a una hipotética CPU MIPS64 secuencial? Responde en el cuestionario pregunta 22.

Archivos de la práctica

En la carpeta de trabajo deben estar los archivos `2-2ideal.asm`, `2-2data_ops.asm`, `2-2ctrl-j.asm`, `2-2ctrl-bnez.asm` y `2-2struc.asm`.

Ejercicios

Diríjete ahora para ver todas las preguntas de la sesión siguiendo las instrucciones. Hay. Estos es así para evitar riesgos adicionales que dificultasen la ejecución de cada tipo de riesgo en cada uno de los ejemplos. Prueba a eliminar las instrucciones `nop` de los programas y a simularlos de nuevo. Observarás que ejecutan nuevos riesgos que antes no aparecían así tendrían instrucciones modifican en la ejecución del código sin ser de los programas. ¿Coinciden los resultados con los obtenidos anteriormente?